Method of production of semiconductor device							
Patent Number:	□ <u>US2001055845</u>						
Publication date:	2001-12-27						
Inventor(s):	MIWA HIROYUKI (JP); ARAI CHIHIRO (JP)						
Applicant(s):	SONY CORP (US)						
Requested Patent:	JP2002016158						
Application Number:	US20010859635 20010518						
Priority Number(s):	JP20000192966 20000627						
IPC Classification:	H01L21/8249						
EC Classification:	H01L21/8249						
Equivalents:	☐ <u>US6344384</u>						
Abstract							
A method of production of a semiconductor device able to be miniaturized by preventing the decline of the hFE at a low current caused by an increase of a surface recombination current of a bipolar transistor and forming an external base region by self-alignment with respect to emitter polycrystalline silicon in the BiCMOS process. An intrinsic base region of a first semiconductor element is formed, then an insulating film having an opening at an emitter formation region of part of the intrinsic base region is formed, and an emitter electrode of the first semiconductor element and a protective film are formed on an insulating film having the opening. Next, a sidewall insulating film is left on gate electrode side portion. Simultaneously, the insulating film is removed while partially leaving the emitter region forming-use insulating film under the emitter electrode. Further, the external base region connected to the intrinsic base region is formed on the semiconductor substrate surface by self-alignment with respect to the emitter electrode							
Data supplied from the esp@cenet database - I2							

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出版公開番号

特期2002-16158

(P2002-16158A)

(43)公開日 平成14年1月18日(2002.1.18)

(51) Int.CL'		殿別記号		PΙ			9-93-}*(参考)		
HO1L	21/8249			H01	L 21/265		604Z	5F048	
	27/06						604M	5 F 0 8 2	
	21/265				27/06		321B		
		604			21/265		F		
		•			27/06		101U		
			套垄断求	永酷 求	前求項の数9	OL	(金 19 頁)	最終頁に较く	


(21)出願辭母 特職2000-192966(P2000-192988) (71)出版人 000002185 ソニー株式会社 (22) 山瀬日 平成12年6月27日(2000.6.27) 東京都品川区北岛川6丁目7番35号 (72) 発明者 荒井 千広 東京都品川区北品川6丁目7番35号 ソニ 一株式会社内 (72)発明者 三輪 措之 東京都島川区北島川6丁目7番35号 ソニ 一株式会社内 (74)代理人 100094053 介理士 佐藤 強久

最終質に続く

(54) 【発明の名称】 **半導体装置の製造方**法 (57) 【要約】

【課題】BiCMOSプロセスにおいて、パイポーラトランジスタの表面再結合電流の物大による低電流でのトFEの低下を防止し、外部ペース領域をエミッタ多結晶シリコンに対して自己整合的に形成することで機細化が可能な半端体装置の製造方法を提供する。

【解決手段】第1の半導体集子の実性ペース領域15を形成後、実性ペース領域15上の一部のエミッタ形成領域に関口部330eを有する語録限32を形成し、当該関口部330eを有する語録限32に第1の半導体集子のエミッタ電極24の形成および保護限35の形成を行う。次に、ゲート電極回部にサイドウォール経録限を残し、同時にエミッタ電極下の一部にエミッタ領域形成用は帰りに対しての一部にエミッタ領域形成用を経過に、エミッタ電極に対して自己整合的に実性ペース領域に接する外部ペース領域を形成する。



【特許請求の範囲】

【詩求項 1】第1領域に、コレクタ領域とエミッタ領域 と其性ペース領域とを有する第1の半導体兼子を形成 し、第2領域に、ソース・ドレイン領域とゲート電極と を有し、当該ゲート電極の創部にサイドウォール絶縁以 を有する第2の半導体素子とを形成する半導体装置の製 造方法であって、

前記第1領域の半導体基板に前記コレクタ領域を形成す る工程と.

前記第2領域の半導体基板上に前記ゲート電極を形成す る工程と、

前記第 1領域の前記半導体基板に前記其性ペース領域を 形成する下程と

前記第 1.および第 2領域の前記事等体基板上に、前記其 性ペース領域上のエミッタ形成領域に関口部を有する絶 録牒を形成する工程と、

前記第1領域の前記絶縁膜の前記開口部内および前記開 口部近傍にエミッタ電極を形成する工程と、 前記第1領域の前記エミッタ電極への不純物の導入を抑

止する保護膜を形成する工程と、

対記エミッダ電極をマスクとして、前記ゲート電極側部 にサイドウォール絶縁膜を残し、前記エミッタ電極下の 一部にエミッタ領域形成用絶縁膜を残しながら前記第1 および前記第2領域の前記絶縁膜を除去する工程と

前記第1領域の前記半導体基板に、前記エミッタ電極に 対して自己整合的に前記其性ペース領域に接する外部ペ - ス領域を形成する工程と、

前記サイドウォール絶縁膜をマスクとして前記第2領域 の前記半導体基板に前記ソース・ドレイン領域を形成す る工程と、

前記エミッタ電極から前記エミッタ領域形成用絶縁膜の 前記開口部を介して前記其性ベース領域に不純物を拡散 させて、前記開口部下部の前記第1領域の前記半路休基 板に前記英性ペース領域に接する前記エミッタ領域を形 成する工程とを有する半導体装置の製造方法。

【請求項 2】前記其性ペース領域を形成する工程におい では、前記第1領域において前記半導体基板に不純物を イオン注入して前記其性ペース領域を形成するととも に、前記第2領域においても当該不純物をイオン注入し で前記ゲート電極側部の前記半導体基板に前記ソース・ ドレイン領域に含まれる革電性不純物よりも低遊度の革 電性不純物の拡散層を形成する請求項 1記載の半導体装 置の製造方法。

【請求項 3】前記其性ペース領域を形成する工程の後、 前記絶縁既を形成する工程の前に、前記第1領域におい て対記其性ペース領域下の前記コレクタ領域の不純物造 度を増大させるための不純物層を形成する工程をさらに 有し、

当該不純物層を形成する工程において、前記第2領域に おいて前記低速度拡散層下に当該低速度拡散層とは異な

る英電性不純物を含有するポケット領域を形成する話求 項 2記載の単導体装置の製造方法。

【諸求項(4】 対記外部ペース領域を形成する工程においては、 対記第 1 領域において対記半路休益板に不純物を イオン注入して、村記保護隊により前記エミッタ電極へ の当該不純物の注入を抑止しながら、前記エミッタ電極 に対して自己整合的に対記外部ペース領域を形成する話 求項 1記載の半導体装置の製造方法。

【請求項 5】前記外部ペース領域を形成する工程および 前記ソース・ドレイン領域を形成する工程においては、 前記第1領域において前記半導体基板に不純物をイオン 注入して前記外部ペース領域を形成するとともに、前記 第2領域においても前記不純物をイオン注入して前記ソ ース・ドレイン領域を形成する請求項 1記載の半導体装 置の製造方法。

【請求項 6】前記絶縁膜を形成する工程は、前記第1お よび第2領域において前記半導体基板上の全面に絶縁膜 を形成する工程と、

前記絶縁敗上に、前記第1領域における前記其性ペース 領域上の前記エミッタ形成領域に開口部を有するマスク 層を形成する工程と、

前記マスク層をマスクとして、前記聞口部内の前記絶縁 膜を除去する工程とを有する請求項 1記載の半導体装置 の製造方法。

【請求項 7】 前記エミッタ電極を形成する工程および前 記保護膜を形成する工程は、

前記絶縁膜の前記聞口部内および前記絶縁膜上にエミッ 夕用導電体層を形成する工程と、

前記エミッタ用導電体層上に前記保護楔用膜を形成する 工程と、

前記エミッタ電極を形成する領域の前記保護膜用膜上に マスク層を形成し、当該マスク層をマスクをして、前記 エミッタ用導電体層および前記保護膜用膜を除去して、 前記エミッタ電極および前記保護棋を形成する詰求項 1 記載の半導体装置の製造方法。

【請求項 8】前記エミック電極を形成する工程におい て、与結晶シリコンにより前記エミッタ電極を形成する 請求項 1記載の半導体装置の製造方法。

【詩求項 9】前記保護膜を形成する工程において、前記 保護膜を反射防止膜により形成する諸求項 1記載の半導 体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特にBICMOSトランジスタを有する半 導体装置の製造方法に関する。

100021

【従来の技術】近年電子機器の小型化、経量化および消 食電力の低減が進行するに伴い、半導体装置の高集技化 および微細化に対する要求が高まっている。そこで、低 消費電力と高集技化という特性を存するCMOSと、大きな駆動力と高速性という特性を存するパイポーラトランジスタとを組み合わせたパイポーラ CMOS (Bi-CMOS) の開発が活発的に行われている。

【0003】従来の製造方法により製造されるBICM のSトランジスタの断面図を図13に示す。

【0.004】図13に示すように、p型半導体基板1上にn型エピタキシャル層2が形成され、n型エピタキシャル層2が形成され、n型エピタキシャル層2の表面には、LOCOS技術により赤子分離絶縁限3が形成されている。

【0005】 n p n バイポーラトランンジスタ形成領域 には、n型コレクタ領域となるn型エピタキシャル層2 の下層に向型コレクタ理め込み領域4が形成され、n型 コレクタ埋め込み領域4の上層に、ベース直下の不純物 造度を増大させるためのSIC (Selective Ion Implan tation of Collector)領域1ブが形成されている。 n型 エピタキシャル層2の表層には、p型不純物を含有する **英性ペース領域15と、英性ペース領域15よりもさら** に高濃度の p型不純物を含有し、低抵抗化されたベース 取り出しの外部ペース領域16が接続して形成されてい る。 p型ペース領域 (15, 16) 上には、シリコン酸 化映33が形成されている。シリコン酸化映33に設け られた開口部33mおよびシリコン酸化脒33上に、エ ミッタ多結晶シリコン2.4が形成されている。エミッタ 多結晶シリコン2.4下部の真性ペース領域15の表層に n型エミッタ領域25が形成されている。また、n型コ レクダ埋め込み領域4上のn型エピタキシャル層2の一部に、p型ペース領域(15、16)と隔てて、n型コ レクタプラグ領域 6およびn型コレクタ取り出し領域6 eが形成されている.

【0006】pMのSトランジスタ形成領域には、p型半路体基版1と分離するたののn型分離領域5が形成され、さらにn型エピタキシャル層2にn型ウェル7が形成されている。また、MのSトランジスタ部分には、p型ウェル8が形成されている。pMのSおよびnMのSトランジスタ形成領域には、それぞれ、n型ウェル8の表層に、LDD領域(111,13)を有するソース・ドレイン領域(12,14)が形成されている。また、各ソース・ドレイン領域(12,14)が形成されている。また、各ソース・ドレイン領域(12,14)の間にゲート酸化限(31e,31b)を介して、ゲート電極(22,23)が形成され、ゲート電極(22,23)が形成され、ゲート電極(22,23)が形成されている。

【0007】ゲート電極(22,23)を被渡して全面にシリコン酸化映33が形成されており、また4トランジスタを被覆して全面に層間絡掃映34が形成され、シリコン酸化映33および層間路掃映34が形成され、シリコン酸化映33および層間路掃映34には、pMOSは50のソース・ドレイン模域(12,14)と、npmバイボーラトランジスタの外部ベース領域16とエミッタ電極24、およびコレクタ

取り出し領域(6 g) に達するコンタクトホール(4 1 。4 2、4 3、4 4。4 5、4 6。4 7) が形成され、当該 コンタクトホールの内部および上部には、配線層(5 1。5 2、5 3、5 4、5 5、5 6、5 7) が形成され でいる。

【0008】上記の構造の半導体装置の製造方法の1例 について説明する。

【0009】まず、図14(a)に示すように、例えば、p型シリコン半導体基板1を熱酸化法により酸化して、表面に酸化膜を形成し、当該酸化膜上部に、リゾグラフィー技術によって、上記シリコン半導体基板1上のnppバボボーランジスタ形成領域に関口を有するアンジスト膜R1をイスクランジスタ形成領域に関ロでなり、このレジスト膜R1をイスクトで、酸化膜のパターニングを行い、nppバボーランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成の可能を表現した。

【〇〇1〇】次に、図14(b)に示すように、レジスト限R1を除去した後、酸化アンチモン(s b2 Q3)の固体ソースを用いた熱拡散処理によって、上記酸化限36に形成された開口部を通じてシリコン半導体基板1中にアンチモンを拡致させ、例えば6型コレクタ埋め込み板域4、およびp型半導体基板1と分離するためのn型分離傾極5を形成する。

【0011】 次に、図15 (o) に示すように、例えばウェットエッチングによって酸化膜35を除去した後、エピタキシャル成長法により、シリコン半導体基板1上にn型エピタキシャル層2を形成する。

【0012】次に、図15 (d) に示すように、LOC OSプロセスにより、n型エピタキシャル尼2に未子分離絶縁映る形成する。この未子分離絶縁映るの形成工程では、例えば、n型エピタキシャル尼2の表面に熱酸化法により酸化シリコン映るaを形成し、当該酸化シリコン映るB上の未子分離絶縁映形成領域以外の領域に不図示の変化シリコン映を形成し、当該変化シリコン映を形成し、当該変化シリコン映を形成し、当該変化シリコン映を形成し、当該変化シリコン映を形成し、当該変化シリコン映を形成し、当該変化シリコン映を形成し、当該変化シリコン映を形成して、ポープの映画を形成する。その後、変化シリコン映をエッチング除去することにより未子分離絶縁映るが形成される。

【0013】次に、図16 (e) に示すように、npn ハイボーラトランジスタ形成領域におけるn型コレクタプラグ領域を形成する領域に関ロを有するレジスト既R 2を形成した後、当該レジスト既R 2をマスクとして、例えば、n型エピタキシャル屋2に、n型コレクタアの近み領域4に接続するn型コレクタブラグ領域6を形成する。その後、レジスト既R2を除去する。 【0014】次に、図16 (f) に示すように、n型エ

【0014】次に、図16(f)に示すように、n型エピタギシャル層2上にpMOSトランジスタ形成領域に関ロを有するレジスト限R3をリングラフィー技術を用

いて形成し、n型不純物の例えばリンをイオン注入を行 うことによって、n型ウェルフを形成する。その後レジ スト棋R3を除去する。

【0015】次に、図17(g)に示すように、n型エ ピタキシャル層2上に、nMOSトランジスタ形成領域 と、nMOSおよびpMOSトランジスタとnpnバイ ポーラトランジスタ形成領域の間の素子分離領域の一部 に関ロを有するレジスト映R4をリソグラフィー技術を 用いて形成し、例えば、p型不純物のホウ森をイオン注 入することによって、素子分離領域を兼用したp型ヴェ ル8を形成する。

【0.01.6】次に、図1.7(h)に示すように、レジスト映R.4を除去した後、例えばヴェットエッチングによ り、酸化膜 3.a を除去し、例えば熱酸化法によってゲー ト酸化膜31を形成する。

【0017】次に、図18(1)に示すように、nMO SおよびpMOSトランジスタ形成領域にゲート電極 (22, 23) を形成する。

【0018】次に、図18())に示すように、リング ラフィー技術によって、 pMO S形成領域に関口を有す るレシスト限 RS を形成し、レジスト限 RS をマスクと して、 p型不純物の例えばニフッ化ホウ素(BF2)を イオン注入することによって、ゲート電極 2 2 の両側部 のn型ウェル7中にp型LDD領域11を形成する。そ の後、レジスト膜R5を除去する。

【0019】次に、図19(K)に示すように、リソグ ラフィー技術によって、nMOSトランジスタ形成領域 に関ロを有するレジスト映R 6を形成し、レジスト映R 5をマスクとして、n型不純物の例えばヒ衆(As+) をイオン注入することによって、ゲート電極23の両側 部の p型ウェル8中にn型LDD領域 13を形成する。

その後、レジスト膜R5を除去する。 【0020】 次に、図19(1)に示すように、リソグ ラフィー技術によって、hphパイポーラトランジスタ の其性ペース形成領域に関ロを有するレジスト映R7を 形成し、レジスト膜R7をマスクとして、p型不純物の 例えばニアッ化ホウ森をイオン注入することによって、 真性ペース領域15を形成する。さらに、レジスト限R 7をマスクとして、∩型不純物の例えばリンをイン注 入することによって、ペース直下のコレクタ不純物漁度 を増大させるためのSIC (Selective Ion Implantation on of Collector)領域17を形成する。その後、レジス ト膜R7を除去する。

【0021】次に、図20(m)に示すように、CVD 法によって、各トランジスタを被覆して全面に酸化シリ コンを堆積させて、サイドウォール用絶縁膜32を形成 する.

【0022】次に、図20(n)に示すように、例えば R J E により、サイドウォール用絶縁映32をエッチング除去して、4ゲート電極(22, 23)の側部にサイ

【0023】次に、図21(o)に示すように、n MO Sトランジスタ形成領域、およびn p n バイボーラトラ ンジスタのコレクタ取り出し領域に関ロを有するレジス ト映R8をリソグラフィー技術を用いて形成し、 n型の

ドウォール絶縁膜 (32 a, 32 b) を形成する。

不純物として、例えばヒ衆をイオン注入することによっ て、n MO Sトランジスタのソース・ドレイン領域14 および、n p n バイボーラトランジスタのコレクタ取り 出し領域6 a を形成する。その後、レジスト膜RBを除 去する。

【0024】次に、図21 (p) に示すように、pMO Sトランジスタ形成領域、およびn pnバイボーラトラ ンジスタの外部ペース形成領域に関口を有するレジスト 取R9をリソグラフィー技術を用いて形成し、p型の不 純物として、例えばニフッ化ホウ素をイオン注入することによって、pMOSトランジスタのソース・ドレイン 領域12およびnpnバイボーラトランジスタの外部へ - ス領域15を形成する。その後、レジスト膜R9を除 去する。

【0025】 次に、図22 (q) に示すように、酸化シ リコン膜33を全面に堆積させて、酸化シリコン膜33 の上部にエミッタ形成領域に開口を有するレジスト膜R 1.0をリソグラフィー技術を用いて形成し、レジスト膜 R.1.0をマスクとして、R.1.Eによって、酸化シリコン **棋33にエミッタ形成用関口部33gを形成する。その** 後、レジスト膜R 1 Dを除去する。

[0025] 次に、図22(r)に示すように、LPC V.D (Low Pressure Chemical Vapor Deposition) 法に より、関ロ部33e内を含む全面にエミッタラ結晶シリ コンとなる n型不純物のヒ素が高濃度にドーピングされ たエミッタタ結晶シリコン用層248を形成する。

【0027】 太に、図23(s)に示すように、エミッタを結晶シリコン用層24 e上に、リソグラフィー技術によって、npnバイボーラトランジスタのエミンタタ 結晶ジリコンのパダーンを有するレジスト膜 R 1.1 を形 成し、当該レジスト膜R11をマスクとして、エミッタ 多結晶シリコン用層 2 4 g にエッチングを行い、エミッ タタ結晶シリコン24を形成する。 その後、 レジスト膜 R 1 1 を除去する。

【0028】次に、図2:3 (t) に示すように、例えば RTA (Rapid Thermal Anneal) を行い、pMOSおよ びn MOSのソース・ドレイン領域(12, 14)に築 入された不純物を活性化させる。また、この熱処理によ りエミッタラ結晶シリコン24からシリコン酸化膜33 の開口部33gを介して p型其性ペース領域 15に不純 物が拡散し、n型エミッタ領域25が形成される。その後、全面にホウ素リンシリケートグラス(BPSG)を 堆積させて、層間絶縁膜34を形成する。また、層間絶 録映3.4上に不図示のレジスト映を形成し、当該レジス ト膜をマスクとして、層間絶縁膜34および酸化シリコ

ン棋33に、pMOSトランジスタのソースドレイン領域12に達する関口部(41,42)、nMOSトランジスタのソース・ドレイン領域14に達する関口部(43,44)、npnバイボーラトランジスタの外部ペース領域15に達する関口部45、エミッタタ結晶シリコン24に達する関口部45、コレクタ取り出し領域5eに達する関口部47を形成する。

【0029】以降の工程としては、各間口部(41~47)の内部に例えばタングステンを堆積させて不図示のタングステンプラグを形成し、当該タングステンプラグを介して、pMのSトランジスタのソースドレイン領域12に接続する配線(51,52)、nMのSトランジスタのソース・ドレイン領域14に接続する配線(53,54)、npnバイボーラトランジスタの外部ペース領域16に接続する配線55、エミッタ多結晶シリョと接続する配線55、エレクタ取り出し領域5年に接続する配線55、エレクタ取り出し領域5年上接続する配線55、アルクタ取り出し領域5年半路体装置に至る。

【0030】上記の従来技術によるBICMOSを育する半導体装置の製造方法では、図20(n)に示すように、nMOSおよびpMOSトランジスタのサイドウォール暗縁膜(32点,32b)の形成を大力が大去するといる。といったは表示で行う。その際、未子分離絶縁膜30領域というであるとによって行うでは、オインのののがあり、1とによってシリコン部分へのダメージからえるといった。2031】pMOSおよびnMOSトランがあスタリインののおよびnMOSトランがある。この31】pMOSおよびnMOSトランがは、サイドウォール絶縁限形成イギの切りに、サイトウォールを縁取形成イギの切りである。このソース・ドレイン領域は、カースが露出するため、シリコン部分が露出することの影響は少ない。(10032)

「発明が解決しようとする課題】しかしながら、パイポーラトランジスタ形成領域においては、シリコン部分が露出された領域にエミッタ領域が形成されるため、表面再結合電流の増加に伴う低電流での九月(電流・増加・金)の低下により信頼性が悪化するという問題を表面再結合のイボットランジスタ形成領流での九月の最大の指導でのおり、この表面再結合を流は、基本面は一般に知られており、この表面再結合を流は、基本面は一般に知られており、この表面再結合を流は、基本面は一般に知られており、この表面を開から生する表面には一般に対して行われるキャリアの再結合が原因であっるため、表面の処理状態に強い影響を受ける。従って、パイポーラび引起い影響をなるエミッタ形成領域、およりをフミックをフを対象ペース領域は、RIEダメージを与えないことが重要である。

【0033】また従来では、図22(a)に示すように、エミッタ与結晶シリコンを形成するために、レジス

ト映 R 10により、酸化シリコン映33に開口を形成す る工程において、エミッタ領域25が形成される関ロ部 33sとその左右の外部ペース領域15の位置合わせを 考慮する必要がある。。 すなわち、エミッタ領域25と外 部ペース領域 16 との距離が短すきると耐圧の低下や、 エミッタ領域25と真性および外部ペース領域(15, 16) の接合容量の増加といった不利益が生じ、また、 エミッタ領域 25 と外部ペース領域 16 との距離が長す きるとベース抵抗の増大といった不利益を招くことか ら、エミッタ領域25と外部ペース領域16との間の距 雌の最適化が重要となってくる。これらの問題と、レジ スト映の位置合わせのずれを考慮して、あ る程度のマー ジンをもたせるため、通常エミッタ領域2.5と外部ペー ス領域 1 6間の距離を比較的大きくとることとなる。 具 体的には、例えば、図2 1 (p) におけるエミッタ 多格 晶シリコン形成領域をレジスト映R9で保護し、外部ペ - ス領域16を形成する工程では、エミッタ多結晶シリ コン形成領域を保護する部分のレジスト限R9の幅を大 きく形成し、図22以降の工程で当該大きく保護した領 垣に、レジスト映R10の位置合わせを行い、エミッタ **多結晶シリコンを形成することとなるが、かかるマージ** ンの必要性により、エミッタ領域2.5と外部ペース領域 1.5間の距離が比較的大きくなることからBiCMOS の微細化に限界がある。

【0034】本発明は上記の問題点に鑑みてなされたものであり、従って、本発明は、BICMOSプロセスにおいて、ハイボーラトランジスタの表面再結合電流の増大による低電流でのhFEの低下を防止し、外部ペース領域をエミッタ争結晶シリコンに対して自己整合的に形成することで微細化が可能な半導体装置の製造方法を提供することを目的とする。

[00:35]

【課題を解決するための手段】上記の目的を達成するた め、本発明の半導体装置の製造方法は、第1領域に、コ レクタ領域とエミッタ領域と実性ペース領域とを有する 第1の半導体素子を形成し、第2領域に、ソース・ドレ イン領域とゲート電極とを有し、当該ゲート電極の側部 にサイドウォール絶縁膜を有する第2の半導体素子とを 形成する半導体装置の製造方法であって、前記第 1 領域 の半導体基板に前記コレクタ領域を形成する工程と、前 記第2領域の半導体基板上に前記ゲート電極を形成する 工程と、前記第1領域の前記半導体基板に前記其性ペー ス領域を形成する工程と、前記第1および第2領域の前 記半導体基板上に、前記真性ペース領域上のエミッタ形 成領域に開口部を有する絶縁膜を形成する工程と、前記 第1領域の前記絶縁期の前記開口部内および前記開口部 近傍にエミッタ電極を形成する工程と、前記第1領域の 前記エミッタ電極への不純物の導入を抑止する保護膜を 形成する工程と、前記エミッタ電極をマスクとして、前 記ゲート電極側部にサイドウォール絶縁膜を残し、前記

エミッタ電極下の一部にエミッタ領域形成用総縁限を残しながら村記第1および村記第2領域の村記路線膜を除去する工程と、村記第1領域の村記半路体基版に、村記第1項域の前に村記其性ペース領域下の大力、大力を表現である工程と、村記第1項域を形成する工程を対して、大力・ドレイン領域を形成する工程を対した。大力・アレイン領域を形成する工程を対し、大力・アレイン領域を形成する工程を対し、大力・アレイン領域を形成はある工程を関し、対し、大力・アレイン領域に不純地を取り、大力・アンのでは、大力を表し、大力・アンのでは、大力・アンのでは、大力・アンのでは、大力・アンのでは、大力・アンのでは、大力を表しないがでは、大力を表しまするでは、アンので

【0036】上記の本発明の半導体装置の製造方法によ れば、第1の半導体素子の真性ペース領域を形成後、真性ペース領域上のエミッタ形成領域に関ロ部を有する絶 **緑膜を形成し、当該開口部を有する絶縁膜に第1の半導** 体素子のエミッタ電極の形成および保護膜の形成を行 う。次に、エミッタ電極をマスクとして、ゲート電極側 部にサイドウォール経縁膜を残し、エミッタ電極下の一 部にエミッタ領域形成用絶縁膜を残しながら第1および 第2領域の絶縁膜を除去する。次に、第1領域の半導体 **基板に、エミッタ電極に対して自己整合的に其性ペース** 領域に接する外部ペース領域を形成することとなる。従って、サイドウォール絶縁期を形成する際には、エミッ タ電極下部のエミッタ領域形成用絶縁膜が残るため、第 1の半導体衆子の活性領域であ るエミッタ領域と、エミ ッタ領域と外部ペース領域の間の半導体基板にはサイド ウォール絶縁棋形成の際のダメージを与えることなくサ イドウォール絶縁既を形成することができる。また、エミッタ電極に対して自己整合的に外部ペース領域を形成 でき、かつエミッタ電極上部に保護膜を形成しているこ とにより、外部ペース領域形成のための不純物がエミッ タ電極中に導入されることによる特性変動を防止するこ

【0037】また、好適には、耐記其性ベース領域を形成する工程においては、前記第1領域において前記半導体基板に不純物をイオン注入して前記真性ベース領域を形成するとともに、前記第2領域においても当該不純物をイオン注入して前記ゲート電極側部の前記半導体基板に前記ソース・ドレイン領域に含まれる導電性不純物がよりも低濃度の導電性不純物の拡散層を形成する。これにより、第1の半導体素子の実性ベース領域を形成するより、第1の半導体素子の実性ベース領域を形成することができることができることができる。

【0038】好適には、前記其性ペース領域を形成する 工程の後、前記絶縁膜を形成する工程の前に、前記第1 領域において前記其性ペース領域下の前記コレクタ領域 の不純物温度を増大させるための不純物層を形成する工程 程をさらに有し、当該不純物層を形成する工程におい て、 村記第2領域において村記低温度拡散層下に当該低 温度拡散層とは異なる導電性不純物を含有するボケット 領域を形成する。これにより、第1の半導体素子のベー ス領域下のコレクタ領域の不純物温度を増大させるため の不純物層を形成する工程において、同時に、第2の半 等体衆子の例えば短チャネル効果防止のためのボケット 領域を形成できるため、製造工程を削減することができる。

【0039】好適には、前記外部ペース領域を形成する工程および前記ソース・ドレイン領域を形成する工程においては、前記第1領域において前記半導体基板に不能物をイオン注入して前記外部ペース領域を形成するととに、前記第2領域においても前記マース・ドレイン領域を形成する。これにより、第1の半導体素子の外部ペース領域を形成する工程において、同時に、第2の半導体素子のソース・ドレイン領域を形成することができる。

【0040】例えば、前記エミッタ電極を形成する工程 および前記保護期を形成する工程は、前記館縁限の前記 開口部内および前記館縁限上にエミッタ用導電体層を形成する工程と、前記エミッタ用導電体層上に前記保護限 用限を形成する工程と、前記エミッタ電極を形成する預 切の前記保護限用限上にマンタをを形成するが 層をマスクとして、前記エミッタ電極および前記保 誤联用限を除去して、前記エミッタ電極および前記保 護限を形成する。

[0041]

【発明の実施の形態】以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。

【0042】図1は、本発明の半導体装置の製造方法により製造されるBICMOSトランジスタの新面図である

【0043】図1に示すように、p型半導体基板1上にp型エピタキシャル層2が形成され、p型エピタキシャル層2が影成され、p型エピタキシャル層2の表面には、L0005技術により未子分離発録限3が形成されている。

【〇〇44】 npnハイボーラトランンジスタ形成領域には、n型コレクタ領域となるn型エピタキシャル層2の下層にn型コレクタ埋め込み領域4の光度であって、n型の込み領域4の上層に、ベース直下のコレクタ不純物温度を増大させるための510(Selective lon lmplantation of Collector)領域17が形成されている。n型エピタキシャル層2の表層にp型不純物を含する方性ベース領域15と、方性ベース領域15がたべすさらに高温度のp型不純物を含有し、低短抗化形成されたベース取り出しの外部ベース報域15が反対10であり、p型方性ベース報域15にのサーンでいる。p型内性ベース報域1520世代320が形成されている。pリコン酸化供320が形成されている。シリコン酸化供320が形成されている。シリコン酸化供320

に設けられた関口部32caおよびシリコン酸化限32c上に、エミッタを結晶シリコン24か形成されている。エミッタを結晶シリコン24上には、反射防止限35が形成されており、また、エミッタを結晶シリコン24下部の女性ペース領域15の表層に「型ニミッタ領域4上の「型エピダキシャル層2の一部に、「型ペース領域115、16)と隔てて、「型コレクタブラグ領域115、16)と隔てて、「型コレクタブラグ領域115、170」と同じの対域115でいる。

【0045】pMOSトランツスタ形成領域には、p型半球体基板1と分離するためにn型分離領域らが形成され、さらにn型工ビタキシャル層2にn型ウェルが形成されている。また、MOSトランジスタ形成が領域には、p型ウェル8が形成されている。キpMOSトランジスタ形成領域には、n型ウェル8の表層に、LDD領域(11,13)を有するソース・ドレイン領域(12,14)が形成されている。また、各ソース・ドレイン領域(12,14)が形成されている。また、各ソース・ドレイン領域(12,14)の間にゲート酸化阱(31a,31b)を介して、ゲート電極(22,23)の側部にサイドウォール链線膜(32a,32b)がそれぞれ形成されている。

【0046】各トランジスタを披覆して全面に層間絶縁
映34が形成され、層間絶縁映34には、pMOSおよびのMOSトランジスタのツース・ドレイン領域(1 2,14)と、npnバイボーラトランジスタの外部 ス領域16とエミッタ電極24、およびコレクタ取 出し領域66に達するコンタクトホール(41,42,43,44,45,46,47)が形成され、当該コンタクトホールの内部および上部には、配換層(51,52,53,56,57)が形成されている。

【0047】上記の構造の半導体装置の製造方法について説明する。

【0.0.48】まず、図2(e)に示すように、例えば p型シリコン半導体基板1を熱酸化法により酸化して、表面に酸化限36を例えば300mmの厚さに接続である。そして、レジスト途布およびリングラフー技術によった。上記シリコン半導体基板1上のnpnパイポーラトランジスタ形成領域とpMOSトランジスタ形成領域とpMOSトランジスタ形成する。そのレジスト限R1を形成する。そのレジスト限R1をアスクとして、例えば、フトローのである。アンジスタ形成では、カーローのでは、カーローを表示している。

【0049】次に、図2(b)に示すように、レジスト 映R1を例えば、過酸化水素と硫酸との混合液を用いて 除去した後、酸化アンチモン(Sb2 O3)の固体ソー スを用いた1200℃、60分間の熱拡散処理によって、上記酸化映36に形成された関口部を通じてシリコン半導体基板1中にアンチモンを拡散させ、例えばn型コレクタ運め込み傾域4、およびp型半導体基板1と分離するためのn型分離領域5を形成する。

【0050】次に、図3(a)に示すように、例えばフラ酸を用いたウェットエッチングによって酸化膜36を除去した後、エピタキシャル成長法により、シリコン半導体基板1上に例えば、膜厚1μmで、抵抗率が10cmとなる点型エピタキシャル層2を形成する。

【0051】 次に、図3 (d) に示すように、LOCO Sプロセスにより、↑型エピタキシャル局2に素子分離・ 鉛緑膜3を形成する。この素子分離铅緑膜3の形成工程 では、例えば、n型エピタキシャル層2の表面を熱酸化 法により酸化して、例えば秩序30 n mの酸化シリコン 膜3gを形成する。さらに選圧化学的気相成長法(LP CVD法:Low Pressure Chemical VaporDeposition) によって、上記酸化シリコン映3eに不図示の変化シリ コン膜を例えば100mmの厚さに形成する。そして、 当該室化シリコン膜上に素子分離絶縁膜形成領域に開口 を有するパターンの不図示のレジスト膜を形成し、当該 レジスト限をマスクとして素子分離絶縁限形成領域にお ける空化シリコン膜をRIE(反応性イオンエッチン グ: Reactive ion etching) により除去する。その後、 素子分離絶縁膜形成領域以外の領域に形成された変化シ リコン膜を耐酸化性マスクに用いて、1050℃のウェ ット酸素雰囲気中で n型エピタキシャル層 2 の表面を熱 酸化して、例えば膜厚450nmの素子分離絶縁膜3を 形成する。その後、金化シリコン膜を例えば、150℃の 熱リン酸を用いて選択的にエッチング除去することによ り素子分離絶縁限3が形成される。

【0052】次に、図4(e)に示すように、n型エピタキシャル層2に、npnバイボーラトランジスタ形成領域のn型コレクタ理の込み領域4に接続するn型コレクタプラグ領域6を形成する。n型コレクタプラグ領域6を形成するを収すとりをプラグ領域6を形成するででは、当該n型コンクタプラグ領域6を形成する行動に関ロを有するレジスト限R2を形成した後、当該レジスト限R2をマスクとして、イオンエネルギー500keV、ドーズ量2×1012etoms/om2、およびイオンエネルギー70keV、ドーズ量7×1015etoms/om2の条件で連続してn型不純物のサンをイオン注入することにより行われる。その後、レジスト剥離技術によって、レジスト限R2を除去する。

【0053】 次に、図4 (1) に示すように、n型エピタキシャル層2上に pMOSトランジスタ形成領域に関口を有するレジスト限Rでをリソグラフィー技術を用いて形成し、n型不純物の例えばリン (P+) をイオンエネルギー500keV、ドーズ53×1012etoms/cm2の条件と、イオンエネルギー300keV、ドーズ量3×1012etoms/cm2の条件で、続けて

イオン注入を行うことによって、n型ウェルフを形成する。さらに、しきい値制御用として、p型不純物の例えばホウ素(B+)を、イオンエネルギー20keV、ドーズ量5×1012etoms/cm2の条件で、イオン注入を行う。その後レジスト以R3を除去する。

【0054】次に、図5 (e) に示すように、n型エピ タキシャル層 2上に、n MOSトランジスタ形成領域 と、pMOSおよびnMOSトランジスタとnpnバイ ポーラトランジスタ形成領域の間の妻子分離領域の一部 に開口を有するレジスト供や4をリソグラフィー技術を 用いて形成し、例えば、 p型不純物のホウ素をイオンエネルギー800keV、ドース登5×1012etoms /cm2 の条件と、イオンエネルギー350keV、ド ーズ型5×1 012e toms/om2 の条件と、イオンエネルギー1 00ke V、ドーズ登5×1 012e tom s/om2 の条件で、連続してイオン注入を行うことに よって、素子分離領域を兼用したp型ウェルタを形成する。さらに、しきい値制御用に、例えば、p型不純物の リンをイオンエネルギー20keVで、ドース全2×1 Olea toms/cm2 の条件で、イオン注入を行う。 【0:055】 炭に、図5(h)に示すように、レジスト 膜R 4を除去した後、アッ酸(HF)を用いたウェット エッチングにより、酸化限3 a を除去し、例えば、85 Oでのウェット酸素雰囲気中における5分間の熱酸化に よって、例えば膜厚5 n mのゲート絶縁膜3 1を形成す

【0057】次に、図6(j)に示すように、リソグラフィー技術によって、pMOSトランジスタ形成領域に関口を有するレジスト既R5を形成し、レジスト既R5をマスクとして、p型不純物の例えばニフッ化ホウ森(BF24)を、イオンエネルギー25keV、ドース全2×1013e toms/om2の条件で、イオン注入ることによって、ゲート電極22の両側部におけるエピ

タキシャル層 2の n 型ウェル 7 中に p 型 L D D 領域 1 1 を形成する。また、続けて、 p 型 L D D 領域 1 1 の下部に増チャネル効果的止のために、 n 型 不特物の例えばと ま (A s +)をイオンエネルギー3 O D 公・と V、ドース 全 1、5×1013 e 1・の s / o m s / o m 2 の条件でイオン注 入することによって、 p 型 L D D 領域 1 1 の 下部に n 型 ウェル 7 の一部となる不図示の n 型ポケットを形成する。その後、 レジスト限 R 5 を除去する。

【0.05.9】次に、図7(1)に示すように、リソグラフィー技術によって、fippバイボーラトランジスタの 其性ペース形成領域に開口を有するレジスト膜R7を形 成し、レジスト限R7をマスクとして、p型不純物の例えばニフッ化ホウ素をイオンエネルギー30keV、ド - ズ全 5×1 013 e t om s/c m2 の条件でイオン注 入することによって、真性ペース領域 15を形成する。 なお、この真性ペース領域 15は、後に形成される外部 ペース領域と、其性ペース領域の間のリンクペース領域 をも兼れている。 さらに、 レジスト膜 R7をマスクとし で、n型不純物の例えばリンをイオンエネルギー120 keV、ボース型2×1.012e toms/cm2の条 件、およびイオンエネルギー360keV、ドーズ量3 × 1 0 12a t om s / c m2 の条件で連続してイオン注 入することによって、英性ペース領域15の直下のコレ クタ不純物波度を増大させるためのSIC (Selective lon implantation of Collector)領域 17 を形成する。 なお、当該工程において、npnパイポーラトランジ タの英性ペース領域 15は、後に形成するエミッタポリ シリコンのサイズと同程度のサイズで構わない。

【0060】次に、図8(m)に示すように、CV D法によって、4トランジスタを披覆して全面に酸化シリコンを例えば膜厚200mmに堆積させて、サイドウォール用絶縁膜32を形成する。

【0061】次に、図8(n)に示すように、サイドウォール用絶縁映32の上部にエミッタ形成領域に関ロを有する不図示のレジスト映をリソグラフィー技術を用い

て形成し、当該レジスト限をマスクとして、例えばRI Eによって、サイドウォール用絶縁関32およびゲート 絶縁関31にエミッタ形成用聞口部32ceを形成する。

【0062】 次に、図9(o)に示すように、LPCVD法により、関口部33ce内を含むサイドウォール用語線限32の全面に、n型不純物のヒ素が高温度にドービングされた多結晶シリコンを例えば限度150nmで地域させ、エミッタラ結晶シリコン用層24eを形成する。さらに、当該エミッタラお品シリコン用層24eを設置して全面に、例えばCVD法によりシリコン会と観度「10nmで地域させて、さらにシリコン会と観に関度10nmで地域させて、反射的止限35eを形成する。

【0063】次に、図9(p)に示すように、エミッタ 与結晶シリコン用層24e上に、リソグラフィー技術によって、npnバイボーラトランジスタのエミッタ与結晶シリコンのパターンを有するレジスト限R8を形成により反射的正限35eおよびエミッタ与結晶シリコン用層24eのパターニングを行い、反射的正限35およびエミッタ与結晶シリコン24を形成する。

【0064】次に、図10(a)に示すように、レジスト限R8をマスクとして、例えばR1Eによりサイドウォール用路録取32およびゲートを疑取31をエッチング除去して、ゲート電極(22,23)の側部にサイドウォール結録限(32e,32b)を形成する。ないである。ないである。ないである。ないである。ないである。ないである。ないである。ないである。ないである。とき、エミッタを結晶シリコンと4の一部の下部にも、サイドウォール用路録取であるを他でシリコン限32cが残ることになる。また、ゲート電極(22,23)の下部にゲート・路録取である。ないのである。との後、レジスト限R8を除去する。なお、図中、サイドウォール・路録取り、32e,32b)は、サイドウオール・路録取り、32e,32b)は、サイドウオール・路録取り、サイドウオール・路録取り、47b)のよいである。

【0065】 次に、後の工程で行われるイオン注入の紙衛用として、例えば 0 V D法により、不図示のシリコン酸化膜を例えば 1 O n m程度性統させて、熱酸化法。 1 O n n l に示すように、n MO とうシジスタ形成領域、および n p n ハイボーラトランジスタの n 型コレクタブラグ領域 5 に開口を成し、ラトランジスタの n 型コレクタブラグ領域 6 に開口を成し、ラシスト 限 R 9 を l V 、 ドーズ 章 5 × 1 O 15 e t o m M O S イ ランジスタの n 型 1 C によって、n M O S トランジスタの n 型コレクタ p l によって、n M O S トランジスタの n 型 1 4 と、n p n ハイボーラトのソースタの n 型 1 4 と、n p n ハイボスランジスタの n 型 コレクタ取り出し積域 5 e を形成する。 【0067】 次に、図 1 (s)に示すように、p MO

Sトランジスタ形成領域、およびnpnパイポーラトランジスタの外部ペース領域に関口を有するレジスト映R10をリングラフィー技術を用いて形成し、p型の不純物として、例えばニフッ化ホウ素をイオンエネルギー35keV、ドーズ登3×105etoms/om2の多のペース・ドレイン領域12およびnpnパイポーラトランジスタの外部ペース領域16を形成する。

【0068】 次に、図11 (t) に示すように、例えば 1000℃で10秒間程度のŔTA(Rapid Thermal An neal) を行い、pMOSおよびnMOSトランジスタの ソース・ドレイン領域(12, 14) に導入された不良 物を活性化させる。また、この熱処理によりエミシタタ 結晶シリコン24からシリコン酸化膜32.0の関口部3 2 c a を介してp型真性ペース領域 1 5に不純物が拡散 し、 n型エミッタ領域25が形成される。その後、全面 にホウ素リンシリケートグラス (BPSG) を推破させ て層間絶縁膜34を形成し、900℃で20分間、N2 雰囲気中でリフローを行うことにより、平坦化する。 そ の後、層間絶縁膜34および反射防止膜35に、不図示 のレジスト財をマスクとして、 pMOSトランジスタの ソースドルイン領域12に達する関ロ部(41。4 2) 、n MO Sトランジスタのソース・ドレイン領域 1: 4に達する開口部(43. 44)、n pnパイポーラト ランジスタの外部ペース領域16に達する開口部45、 エミッタを結晶シリコン24に達する開口部46、 n型 コレクタ取り出し領域 6 e に達する開口部 4 7 を形成す

【0069】以降の工程としては、各開口部(41~47)の内部に例えばタングステンを堆積させ、不図示のタングステンプラグを形成し、当該タングステンプラグを形成し、当該タングステンプラグを形成し、12に接抗する配線(51,52)、nMOSトランジスタのソース・ドレイン領域14に接続する配線(53,54)、npnパイボーラトランジスタの外部ペース領域16に接抗する配線56、コレクタ取り出し領域66に接抗する配線56、コレクタ取り出し領域66に接抗する配線56、コレクタ取り出し領域66半端件装置に至る。

【0070】上記の本発明の実施形態の半導体装置の製造方法によれば、サイドウォール結構限形成のためのエッチング時に、パイポーラトランジスタの活性を対象の間の領域は、およびエミッタ領域と外部でイスの間の領域は、エミッタボリシリコン下部のサイドジがイボーラトランジスタの活性領域のであって、日日の日本ののを防止することができる。ドランジスタのよりの場所であり、イボーラトランが、イボーラトランができる。というできる。というできる。というの時間による低電流でのトだの下を防止し、領域10回向上を図ることができる。また、外部ペース領域1

5を形成する際に、エミッタ季結晶シリコン24の上部は、反射防止限35で被覆されているため、エミッタ季結晶シリコン24の内部に外部ペース領域形成のための不純物が導入されることなく、外部ペース領域をエミッタ季結晶シリコンに対して自己配合的に形成することができる。さらにパイポーラトランジスタの外部ペース領域は、pMOSトランジスタのソース・ドレイン領域と同時に形成することができる。

【0071】本発明の半導体装置およびその製造方法の実施形態は、上記の説明に限定されない。例えば、本実施形態において、例えば、図6())~7()の工程を以下のような工程とすることも可能である。

【0072】例えば、図12(j-1)に示すように、図5(j)および図7(l)での工程を1工程で行う。 すなわち、図 1.2() - 1)に示すように、リソグラブ ィー技術によって、pMOSトランジスタ形成領域 およびnpnパイポーラトランジスタの実性ペース形成領 域に関ロを有するレジスト膜R57を形成し、レジスト 膜R57をマスクとして、p型不純物の例えばニフッ化 ホウ素 (BF2+) を、イオンエネルギー25keV、ド - ス量 2×1013a toms/om2 の条件で、イオン 注入することによって、ゲート電極22の両側部におけ るエピタキシャル層2のn型ウェル7中にp型LDD領 域11を形成し、同時に p型英性ペース領域 1.5を形成 する。また、さらにレジスト限57をマスクとして、n型不純物の例えば七素(As+)をイオンエネルギー3 OOKeV、ドース量 1。5×1013etoms/cm 2 の条件でイオン注入することによって、 p型 L D D領域 1 1 の下部に n型ウェル7 の一部となる不図示の n型 ポケットを形成し、同時に、英性ペース領域 15の直下 のn型コレクタ不純物造度を増大させるためのSIC (Selective Ionimplantation of Collector)領域17 を形成する。

【0074】 これにより、パイポーラトランジスタの英

性ベース領域は pMOSトランジスタ p型LDD領域 と、バイボーラトランジスタのSIC領域は pMOSト ランジスタのボケット領域と同時に形成することで、製 造工程を削減することができる。

【0075】 その他、本発明の要旨を逸眺しない範囲で、 種々の変更が可能である。 【0076】

【図面の簡単な説明】

【図1】図1は、本発明の半導体装置の製造方法により製造されるBICMOSトランジスタの断面図である。【図2】図2は、本発明の半導体装置の製造方法の製造工程を示す断面図であり、(e)は酸化膜への関口部の形成工程まで、(b)は「型フレクタ埋め込み領域および「型分離領域の形成工程までを示す。

[図3] 図3は、図2の続きの工程を示す断面図であり、(c) はn型エピタキシャル層の形成工程まで、(d) は未子分離絶縁限の形成工程までを示す。
[図4] 図4は、図3の続きの工程を示す断面図であり、(e) はn型コレクタプラグ領域の形成工程まで、(f) はn型ウェルの形成工程までを示す。

【図5】図5は、図4の続きの工程を示す断面図であり、(g)はp型ウェルの形成工程を示す断面図であり、(g)はp型ウェルの形成工程まで、(h)はゲート経験既の形成工程までを示す。

【図 5】図 6 は、図 5 の枝 きの工程を示す断面図であり、 (i) はゲート 軽極の形成工程まで、 (j) は p型 L D D 領域の形成工程までを示す。

[図7] 図7は、図5の統合の工程を示す断面図であり、(k)は n型 L D D 領域の形成工程まで、(+)は 大性ペース領域および S I C領域の形成工程までを示す

【図8】図8は、図7の統きの工程を示す断面図であり、 (m) はサイドウォール用絶縁阱の形成工程まで、

(n) はエミッタ形成のための間口部の形成工稿までを示す。

【図9】図9は、図8の枝きの工程を示す新聞図であり、(o) は反射防止膜の形成工程まで、(p) はエミッタラ結晶シリコン層の形成工程までを示す。

【図10】図10は、図9の枝きの工程を示す新図図であり、(q) はサイドウォール経経限の形成工程まで、(r) はn MOSトランジスタのソース・ドレイン積域およびn型コレクタ取り出し積極の形成工程までを示す。

【図11】図11は、図10の枝きの工程を示す断面図であり、(s)はpMOSトランジスタのソース・ドレイン領域形成工程まで、(t)は配換用の間口部の形成工程までを示す。

【図12】図12は、本実施形態に係る半導体装置の製造方法の他の例である。

[図19] 図19は、従来の製造方法により製造される BICMOSトランジスタの新面図である。

【図14】図14は、従来のBICMOSトランジスタの製造方法による製造工程を示す断面図であり、(a) 設化限への関ロ部の形成工程まで、(b) は n型コレクタ型の込み領域および n型分離領域の形成工程までを示す。

【図15】図15は、図14の数きの工程を示す断面図であり、(o)はn型エピタキシャル母の形成工程まで、(d)は余子分離絶縁限の形成工程までを示す。 【図16】図16は、図15の数きの工程を示す断面図であり、(e)はn型コレクタフラグ傾転の形成工程ま

で、(1)は n型ウェルの形成工程までを示す。 【図 1 7】図 17は、図 16の枝をの工程を示す断面図 であり、(g)はp型ウェルの形成工程まで、(h)は ゲート経験関の形成工程までを示す。

【図18】図18は、図17の枝きの工程を示す断面図であり、(1)はゲート電極の形成工程まで、(j)はp型LDO領域の形成工程までを示す。

【図19】図19は、図18の枝きの工程を示す断面図

であり、(k)はn型LDD領域の形成工程まで、 (l)は女性ペース領域およびSIC領域の形成工程までを示す。

[図20] 図20は、図19の枝きの工程を示す財団図であり、(m) はサイドウォール用鉛棒酸の形成工程まで、(n) はサイドウォール鉛棒酸形成工程までを示す。

「図21】図21は、図20の数きの工信を示す場面図であり、(o)はnMOSトランジスタのソース・ドレイン領域およびn型コレクタ取り出し領域の形成工程まで、(p)はpMOSトランジスタのソース・ドレイン領域、および外部ペース領域の形成工程までを示す。
「図22】図22は、図21の数きの工程を示す断面図であり、(q)はエミッタ形成のための酸化解の形成工程まで、(r)はエミッタ券結晶シリコン用層の形成工程まで表示す。

【図23】図23は、図22の枝きの工程を示す断面図であり、(s)はエミッタラ結晶シリコンの形成工程まで、(t)は層質链線映入の配線用の関口部の形成工程までを示す。

【符号の説明】
1 *** p型 p *** p **







FIG. :





(B2)








--





















































フロントペー ジの統 き

(51)Int.Cl.7 HO 1 L 21/8222

對別記号

FI

テーマコート"(参考)

Fターム (登年) 5F049 AA01 AR07 AA09 AA10 AC05 BA02 BA07 BA12 BB05 BB06 BB09 BC05 BC06 BD04 BE03 BF07 BF11 BB12 BH03 CA03 CA07 CA14 CA15 DA08 DA07 DA25 5F082 AA17 BAD4 BA22 BA31 BC03 BC09 OA03 DA10

**